Ingénieur Vérification de la Conception Numérique (UVM)
Nous recherchons un Ingénieur Vérification de Conception Numérique hautement motivé, doté d'une solide expertise en SystemVerilog et en méthodologie UVM, capable de créer des environnements de vérification à partir de zéro.
Nous sommes une société mondiale de conseil en haute technologie composée d'une équipe d'ingénieurs, de scientifiques et d'experts numériques issus du monde entier. Ensemble, nous formons une communauté fière et en pleine croissance. Nous offrons des services de conseil à des clients de premier plan dans le monde entier, dans des secteurs variés tels que
- Technologie et ingénierie
- Énergie et énergies renouvelables
- Sciences de la vie et pharmacie
- Numérique et informatique
À propos de cette offre d'emploi
Responsabilités clés : > Développer et déployer des environnements de vérification basés sur UVM depuis zéro, y compris la définition de l'architecture, des composants réutilisables et des stratégies de vérification > Créer et exécuter des plans de test, des cas de test et des scénarios de vérification alignés sur les spécifications de conception > Implémenter des bancs de test SystemVerilog, une vérification aléatoire contrainte, une couverture fonctionnelle et des assertions > Effectuer le débogage et l'analyse des causes profondes des problèmes de conception et de vérification > Assurer la clôture de la couverture (fonctionnelle et code coverage) et suivre les progrès de la vérification > Collaborer avec les ingénieurs de conception pour améliorer la conception pour la vérification et résoudre les problèmes en amont > Contribuer à l'amélioration des méthodologies et promouvoir les meilleures pratiques en matière de vérification > Soutenir les exécutions de régressions, l'automatisation et les flux CI/CD pour les environnements de vérification
Ce que nous attendons de vous
> Diplôme de Bachelor ou Master en Génie Électrique, Génie Informatique ou un domaine connexe > Minimum de 5 ans d'expérience dans l'industrie en vérification de circuits intégrés numériques (IC), SoC ou FPGA > Solide expérience pratique avec : SystemVerilog & UVM — y compris la création de bancs de test à partir de zéro > Expérience avérée en : vérification aléatoire contrainte, couverture fonctionnelle, vérification basée sur des assertions, et débogage de systèmes numériques complexes > Familiarité avec les interfaces standards (par exemple, AXI, APB, SPI, I2C, PCIe ou similaires) > Expérience avec les simulateurs standards de l'industrie (par exemple, Questa, VCS, Xcelium) > Compréhension approfondie des concepts de conception numérique et RTL (Verilog/VHDL)
Ce que vous pouvez attendre de nous
TMC est une entreprise internationale de conseil en haute technologie qui apporte son expertise à ses clients afin de les accompagner dans la réalisation de leurs défis technologiques. En ce sens, TMC agit comme un centre d'expertise à la disposition de ses clients, les aidant à être plus compétitifs dans un monde technologique toujours plus global et en évolution rapide. Chez TMC, nous croyons que les personnes sont la force motrice derrière l'innovation technologique. C'est pourquoi nous souhaitons créer les meilleures conditions possibles pour que les talents technologiques puissent s'épanouir. Nous vous offrons un environnement de travail stimulant et enrichissant dans lequel vous êtes le directeur de votre propre carrière. En tant qu'Employeneur, vous faites partie de notre famille TMC. Outre notre expertise technique exceptionnelle, la convivialité et l'engagement sont des éléments importants de notre culture.
Super que vous vous intéressiez à un poste chez TMC ! Postulez dès maintenant de la manière qui vous convient le mieux et, espérons-le, nous pourrons bientôt vous accueillir dans l'une de nos équipes.