Ingeniero de Verificación UVM vacante en Países Bajos
Únete a nuestro equipo como Verification Engineer. Desarrolla entornos UVM, verifica diseños complejos y asesora a los más jóvenes. Trabaja en proyectos innovadores en Eindhoven. ¡Aplica ahora y potencia tu carrera!
Somos una compañía global de alta tecnología con un equipo de ingenieros emprendedores, científicos y expertos digitales de todo el mundo. Juntos hemos formado una comunidad que está en constante crecimiento, de la que estamos orgullosos. Ofrecemos servicios de consultoría a clientes de alto perfil a nivel mundial en diversas áreas de servicio, como:
- Tecnología e ingeniería
- Energía y energías renovables
- Life sciences y farmacia
- Digital y TI
Sobre esta vacante
Buscamos un Ingeniero de Verificación altamente capacitado con experiencia en la Metodología de Verificación Universal (UVM) y, preferiblemente, con conocimientos en FPGA, para unirse a nuestro equipo avanzado en Eindhoven. En este puesto, te centrarás en verificar diseños complejos de FPGA, asegurándote de que cumplan con estrictos estándares de rendimiento, funcionalidad y fiabilidad. Trabajando junto a un equipo multidisciplinario, desempeñarás un papel clave en garantizar la calidad y robustez de nuestras soluciones basadas en FPGA. Responsabilidades clave: • Desarrollar e implementar entornos de verificación basados en UVM para validar diseños FPGA. • Definir estrategias de verificación, planes y escenarios de prueba basados en las especificaciones de diseño. • Crear, simular y depurar bancos de pruebas para verificar la funcionalidad y el rendimiento del diseño. • Realizar verificaciones funcionales, cobertura de código y basadas en afirmaciones para asegurar diseños robustos. • Identificar, depurar y resolver problemas de diseño mediante simulaciones y análisis detallado. • Colaborar estrechamente con diseñadores de FPGA para entender la intención del diseño y resolver cuellos de botella en la verificación. • Documentar las metodologías de verificación, los resultados y las lecciones aprendidas para apoyar proyectos futuros. • Mantenerse informado sobre los avances en técnicas de verificación con UVM y las mejores prácticas de la industria. • Planificar y ejecutar la verificación desde cero.
Qué esperamos de ti
• Grado en Ingeniería Eléctrica/Informática o Máster en estas áreas. • Más de 5 años de experiencia en verificación de FPGA/ASIC utilizando UVM. • Experiencia con SystemVerilog y herramientas principales de FPGA (ModelSim, Questa, Vivado, Quartus) es un plus. • Dominio de lenguajes de scripting (Python, Perl, TCL). • Sólidas habilidades analíticas y de resolución de problemas. • Buenas habilidades de comunicación en inglés.
Qué puedes esperar de nosotros
TMC es una empresa internacional de consultoría de alta tecnología que aporta experiencia a sus clientes para apoyarlos en la realización de sus retos tecnológicos. Como tal, TMC opera como un centro de expertos a disposición de sus clientes y les ayuda a ser más competitivos en un mundo tecnológico cada vez más global y de cambio acelerado. En TMC creemos que las personas son la fuerza impulsora detrás de la innovación tecnológica. Por eso queremos crear las mejores condiciones posibles para que los talentos tecnológicos prosperen. Te ofrecemos un entorno de trabajo estimulante y desafiante en el que puedes ser el director de tu propia carrera. Como Employeneur, eres parte de nuestra familia TMC. Además de nuestra excepcional experiencia técnica, la diversión y el compromiso son partes significativas de nuestra cultura. #LI-SF1
Estamos encantados de que estés interesado en trabajar en TMC. Aplica ahora del modo que más te convenga y esperamos poder darte pronto la bienvenida a uno de nuestros equipos.
Contáctanos para oportunidades, colaboraciones o preguntas. Estamos aquí para conectar.