Ingeniero de Verificación UVM
¡Únete a nuestro equipo como Ingeniero de Verificación! Desarrolla entornos UVM, verifica diseños complejos y mentoriza a los más jóvenes. Trabaja en proyectos innovadores en Eindhoven. ¡Aplica ahora y impulsa tu carrera!
Somos una compañía global de alta tecnología con un equipo de ingenieros emprendedores, científicos y expertos digitales de todo el mundo. Juntos hemos formado una comunidad que está en constante crecimiento, de la que estamos orgullosos. Ofrecemos servicios de consultoría a clientes de alto perfil a nivel mundial en diversas áreas de servicio, como:
- Tecnología e ingeniería
- Energía y energías renovables
- Life sciences y farmacia
- Digital y TI
Sobre esta vacante
Estamos buscando un Ingeniero de Verificación altamente cualificado con experiencia en Universal Verification Methodology (UVM), y preferentemente con conocimientos en FPGA, para unirse a nuestro equipo avanzado en Eindhoven. En este puesto, te centrarás en verificar diseños complejos de FPGA, asegurándote de que cumplen con estrictos estándares de rendimiento, funcionalidad y fiabilidad. Trabajando junto a un equipo multidisciplinar, desempeñarás un papel clave en garantizar la calidad y robustez de nuestras soluciones basadas en FPGA. Responsabilidades clave: • Desarrollar e implementar entornos de verificación basados en UVM para validar diseños de FPGA. • Definir estrategias, planes y escenarios de prueba de verificación basados en especificaciones de diseño. • Crear, simular y depurar bancos de prueba para verificar la funcionalidad y el rendimiento del diseño. • Realizar verificaciones funcionales, de cobertura de código y basadas en aserciones para asegurar diseños robustos. • Identificar, depurar y resolver problemas de diseño mediante simulación y análisis detallado. • Colaborar estrechamente con los diseñadores de FPGA para comprender la intención del diseño y resolver cuellos de botella en la verificación. • Documentar metodologías de verificación, resultados y lecciones aprendidas para apoyar futuros proyectos. • Mantenerse informado sobre los avances en técnicas de verificación UVM y las mejores prácticas de la industria. • Planificar y ejecutar la verificación desde cero.
Qué esperamos de ti
• Licenciatura o Maestría en Ingeniería Eléctrica/Computación. • Más de 5 años de experiencia en verificación de FPGA/ASIC con UVM. • Experiencia con SystemVerilog y herramientas principales de FPGA (ModelSim, Questa, Vivado, Quartus) es una ventaja. • Dominio de lenguajes de script (Python, Perl, TCL). • Habilidades analíticas y de resolución de problemas sólidas. • Buenas habilidades de comunicación en inglés.
Qué puedes esperar de nosotros
TMC es una empresa internacional de consultoría en alta tecnología que aporta experiencia a sus clientes para apoyarlos en la realización de sus desafíos tecnológicos. Como tal, TMC opera como un centro de expertos a disposición de sus clientes y los ayudamos a ser más competitivos en un mundo tecnológico cada vez más global y cambiante. En TMC creemos que las personas son la fuerza impulsora detrás de la innovación tecnológica. Es por eso que queremos crear las mejores condiciones posibles para que los talentos tecnológicos prosperen. Te ofrecemos un entorno laboral desafiante y estimulante en el que puedes ser el director de tu propia carrera. Como Employeneur, formas parte de nuestra familia TMC. Además de nuestra destacada experiencia técnica, la diversión y el compromiso son partes significativas de nuestra cultura. #LI-SF1
Estamos encantados de que estés interesado en trabajar en TMC. Aplica ahora del modo que más te convenga y esperamos poder darte pronto la bienvenida a uno de nuestros equipos.
Contáctanos para oportunidades, colaboraciones o preguntas. Estamos aquí para conectar.