UVM Verification Engineer
Werden Sie Teil unseres Teams als Verification Engineer! Entwickeln Sie UVM-Umgebungen, überprüfen Sie komplexe Designs und betreuen Sie Junioren. Arbeiten Sie an innovativen Projekten in Eindhoven. Bewerben Sie sich jetzt und starten Sie Ihre Karriere durch!
Wir sind ein globales Hightech-Beratungsunternehmen mit einem Team aus unternehmerisch denkenden Ingenieuren, Wissenschaftlern und Digitalexperten aus aller Welt. Gemeinsam bilden wir eine schnell wachsende und stolze Gemeinschaft. Wir bieten Beratungsdienstleistungen für hochkarätige Kunden weltweit in verschiedenen Servicebereichen wie z.B.:
- Technologie & Ingenieurwesen
- Energie & Erneuerbare Energien
- Biowissenschaften & Pharma
- Digital und IT
Über diese Stelle
Wir suchen einen hochqualifizierten Verification Engineer mit Fachkenntnissen in der Universal Verification Methodology (UVM) und idealerweise mit Erfahrung in FPGA, um unser fortschrittliches Team in Eindhoven zu verstärken. In dieser Rolle konzentrieren Sie sich auf die Verifizierung komplexer FPGA-Designs und stellen sicher, dass diese strengen Leistungs-, Funktions- und Zuverlässigkeitsstandards entsprechen. In Zusammenarbeit mit einem interdisziplinären Team spielen Sie eine Schlüsselrolle bei der Sicherstellung der Qualität und Robustheit unserer FPGA-basierten Lösungen.
Hauptaufgaben:
- Entwicklung und Implementierung von UVM-basierten Verifikationsumgebungen zur Validierung von FPGA-Designs.
- Definition von Verifikationsstrategien, Plänen und Testszenarien basierend auf Designspezifikationen.
- Erstellung, Simulation und Debugging von Testbenches zur Verifizierung der Funktionalität und Leistung des Designs.
- Durchführung von funktionalen, Code-Coverage- und Assertions-basierten Verifikationen zur Sicherstellung robuster Designs.
- Identifikation, Debugging und Lösung von Designproblemen durch Simulation und detaillierte Analysen.
- Enge Zusammenarbeit mit FPGA-Designern, um die Designabsicht zu verstehen und Verifikationsengpässe zu beheben.
- Dokumentation von Verifikationsmethodologien, Ergebnissen und Erkenntnissen zur Unterstützung zukünftiger Projekte.
- Auf dem Laufenden bleiben über Entwicklungen in UVM-Verifikationsmethoden und bewährte Verfahren der Branche.
- Planung und Durchführung der Verifikation von Grund auf.
Was wir von Ihnen erwarten
- Abschluss als Bachelor oder Master in Elektrotechnik/Computer Engineering.
- Mindestens 5 Jahre Erfahrung in FPGA/ASIC-Verifikation mit UVM.
- Erfahrung mit SystemVerilog und führenden FPGA-Tools (ModelSim, Questa, Vivado, Quartus) ist von Vorteil.
- Fähigkeiten in Skriptsprachen (Python, Perl, TCL).
- Ausgeprägte analytische und problemlösende Fähigkeiten.
- Gute Kommunikationsfähigkeiten in Englisch.
Was Sie von uns erwarten können
TMC ist ein internationales High-Tech-Beratungsunternehmen, das seinem Kunden technische Expertise zur Verfügung stellt, um sie bei der Bewältigung ihrer technologischen Herausforderungen zu unterstützen. Als solches agiert TMC als Expertenzentrum im Dienst seiner Kunden und hilft ihnen, in einer immer stärker globalisierten und sich schneller wandelnden technologischen Welt wettbewerbsfähiger zu sein. Bei TMC glauben wir daran, dass Menschen die treibende Kraft hinter technologischer Innovation sind. Deshalb möchten wir die bestmöglichen Bedingungen schaffen, damit technische Talente sich entfalten können. Wir bieten Ihnen ein herausforderndes und stimulierendes Arbeitsumfeld, in dem Sie die Regie über Ihre eigene Karriere führen können. Als Employeneur sind Sie Teil unserer TMC-Familie. Neben unserer herausragenden technischen Expertise sind Spaß und Engagement bedeutende Bestandteile unserer Kultur.
#LI-SF1
Großartig, dass Sie sich für einen Job bei TMC interessieren! Bewerben Sie sich jetzt auf die Art und Weise, die am besten zu Ihnen passt, und hoffentlich können wir Sie bald in einem unserer Teams willkommen heißen.