UVM Verification Engineer
Werden Sie Teil unseres Teams als Verification Engineer! Entwickeln Sie UVM-Umgebungen, überprüfen Sie komplexe Designs und unterstützen Sie Junior-Mitarbeiter als Mentor. Arbeiten Sie an innovativen Projekten in Eindhoven. Bewerben Sie sich jetzt und steigern Sie Ihre Karriere!
Wir sind ein globales Hightech-Beratungsunternehmen mit einem Team aus unternehmerisch denkenden Ingenieuren, Wissenschaftlern und Digitalexperten aus aller Welt. Gemeinsam bilden wir eine schnell wachsende und stolze Gemeinschaft. Wir bieten Beratungsdienstleistungen für hochkarätige Kunden weltweit in verschiedenen Servicebereichen wie z.B.:
- Technologie & Ingenieurwesen
- Energie & Erneuerbare Energien
- Biowissenschaften & Pharma
- Digital und IT
Über diese Stellenbeschreibung
Wir suchen einen hochqualifizierten Verifikationsingenieur mit Erfahrung in der Universal Verification Methodology (UVM) und vorzugsweise mit Kenntnissen im Bereich FPGA, um unser fortschrittliches Team in Eindhoven zu verstärken. In dieser Rolle konzentrieren Sie sich auf die Verifikation komplexer FPGA-Designs, um sicherzustellen, dass sie strenge Anforderungen an Leistung, Funktionalität und Zuverlässigkeit erfüllen. Als Teil eines interdisziplinären Teams spielen Sie eine Schlüsselrolle bei der Qualitäts- und Robustheitsprüfung unserer FPGA-basierten Lösungen. Hauptverantwortlichkeiten: • Entwicklung und Implementierung von UVM-basierten Verifikationsumgebungen zur Validierung von FPGA-Designs. • Festlegung von Verifikationsstrategien, -plänen und Test-Szenarien basierend auf den Design-Spezifikationen. • Erstellung, Simulation und Debugging von Testbenches zur Verifikation der Design-Funktionalität und -Leistung. • Durchführung von funktionalen Verifikationen, Code-Coverage- und Assertions-basierten Tests zur Sicherstellung robuster Designs. • Identifikation, Debugging und Behebung von Designproblemen durch Simulation und detaillierte Analyse. • Enge Zusammenarbeit mit FPGA-Designern, um Designabsichten zu verstehen und Verifikationsengpässe zu lösen. • Dokumentation der Verifikationsmethoden, -ergebnisse und gewonnenen Erkenntnisse zur Unterstützung zukünftiger Projekte. • Auf dem Laufenden bleiben über Fortschritte in der UVM-Verifikationstechnik und bewährte Verfahren der Branche. • Planung und Durchführung der Verifikation von Grund auf.
Was wir von Ihnen erwarten
• Bachelor- oder Masterabschluss in Elektrotechnik/Computertechnik. • Mindestens 5 Jahre Erfahrung in der Verifikation von FPGA/ASICs mit UVM. • Erfahrung mit SystemVerilog und wichtigen FPGA-Tools (ModelSim, Questa, Vivado, Quartus) ist von Vorteil. • Kenntnisse in Skriptsprachen (Python, Perl, TCL). • Ausgeprägte analytische und problemlösende Fähigkeiten. • Gute Kommunikationsfähigkeiten in Englisch.
Was Sie von uns erwarten können
TMC ist ein internationales High-Tech-Beratungsunternehmen, das seinen Kunden Fachwissen zur Verfügung stellt, um sie bei der Bewältigung ihrer technologischen Herausforderungen zu unterstützen. Als solches agiert TMC als Expertenzentrum im Dienste seiner Kunden und hilft ihnen, in einer zunehmend globalen und sich immer schneller verändernden technologischen Welt wettbewerbsfähiger zu werden. Bei TMC glauben wir, dass Menschen die treibende Kraft hinter technologischer Innovation sind. Deshalb schaffen wir die bestmöglichen Bedingungen, damit Tech-Talente sich entfalten können. Wir bieten Ihnen ein herausforderndes und anregendes Arbeitsumfeld, in dem Sie der Regisseur Ihrer eigenen Karriere sein können. Als Employeneur sind Sie Teil unserer TMC-Familie. Neben unserer herausragenden technischen Expertise sind Spaß und Engagement wesentliche Bestandteile unserer Unternehmenskultur. #LI-SF1
Schön, dass Sie sich für einen Job bei TMC interessieren! Bewerben Sie sich jetzt und wir hoffen, Sie bald in einem unserer Teams begrüßen zu können.
Bei Fragen an einer Zusammenarbeit können Sie uns jederzeit gerne kontaktieren.