UVM Verification Engineer ledigt jobb i Nederländerna
Gå med i vårt team som Verification Engineer! Utveckla UVM-miljöer, verifiera komplexa designer och vägled juniora medarbetare. Arbeta med innovativa projekt i Eindhoven. Ansök nu och ge din karriär en skjuts!
Vi är ett globalt högteknologiskt konsultföretag med ett team av entreprenöriella ingenjörer, forskare och digitala experter från hela världen. Tillsammans bildar vi en snabbväxande och stolt gemenskap. Vi erbjuder konsulttjänster till framstående kunder globalt inom olika serviceområden, såsom:
- Teknik & Ingenjörskonst
- Energi & Förnybara resurser
- Life sciences & Pharma
- Digitalt & IT
Om denna lediga tjänst
Vi söker en högkvalificerad Verification Engineer med expertis inom Universal Verification Methodology (UVM) och gärna med kunskap om FPGA, för att ansluta till vårt avancerade team i Eindhoven. I denna roll kommer du att fokusera på att verifiera komplexa FPGA-designs och säkerställa att de uppfyller rigorösa krav på prestanda, funktionalitet och tillförlitlighet. Genom att arbeta tillsammans med ett tvärvetenskapligt team kommer du att spela en nyckelroll i att säkerställa kvaliteten och robustheten hos våra FPGA-baserade lösningar. Huvudsakliga ansvarsområden: • Utveckla och implementera UVM-baserade verifieringsmiljöer för att validera FPGA-designs. • Definiera verifieringsstrategier, planer och testscenarier baserat på designspecifikationer. • Skapa, simulera och felsöka testbänkar för att verifiera designens funktionalitet och prestanda. • Utföra funktionell verifiering, kodtäckning och assertionsbaserad verifiering för att säkerställa robusta designs. • Identifiera, felsöka och lösa designproblem genom simulering och detaljerad analys. • Samarbeta nära med FPGA-designers för att förstå designintentioner och lösa verifieringsflaskhalsar. • Dokumentera verifieringsmetoder, resultat och erfarenheter för att stödja framtida projekt. • Hålla dig uppdaterad om framsteg inom UVM-verifieringstekniker och branschpraxis. • Planera och genomföra verifieringsarbete från grunden.
Vad vi förväntar oss av dig
• Kandidat- eller masterexamen i elektroteknik/datoringenjörskonst. • 5+ års erfarenhet av verifiering av FPGA/ASIC med UVM. • Erfarenhet av SystemVerilog och större FPGA-verktyg (ModelSim, Questa, Vivado, Quartus) är meriterande. • Färdighet i skriptspråk (Python, Perl, TCL). • Stark analytisk förmåga och problemlösningsförmåga. • Goda kommunikationsfärdigheter på engelska.
Vad du kan förvänta dig av oss
TMC är ett internationellt högteknologiskt konsultföretag som tillhandahåller expertis till sina kunder för att stötta dem i att lösa deras teknologiska utmaningar. TMC fungerar som ett expertcenter till förfogande för sina kunder och hjälper dem att bli mer konkurrenskraftiga i en alltmer global och snabbföränderlig teknologisk värld. På TMC tror vi att människor är den drivande kraften bakom teknologisk innovation. Därför vill vi skapa de bästa möjliga förutsättningarna för att tekniska talanger ska blomstra. Vi erbjuder dig en utmanande och stimulerande arbetsmiljö där du kan vara regissör över din egen karriär. Som Employeneur är du en del av vår TMC-familj. Utöver vår enastående tekniska expertis är glädje och engagemang viktiga delar av vår kultur. #LI-SF1
Kul att du är intresserad av ett jobb på TMC! Ansök nu på det sätt som passar dig bäst och förhoppningsvis kan vi snart välkomna dig till ett av våra team.