UVM-Verifikationsingenieur Stellenangebot in Niederlande
Werde Teil unseres Teams als Verification Engineer! Entwickle UVM-Umgebungen, verifiziere komplexe Designs und unterstütze Junioren mit Mentoring. Arbeite an innovativen Projekten in Eindhoven. Bewirb dich jetzt und stärke deine Karriere!
Wir sind ein globales Hightech-Beratungsunternehmen mit einem Team aus unternehmerisch denkenden Ingenieuren, Wissenschaftlern und Digitalexperten aus aller Welt. Gemeinsam bilden wir eine schnell wachsende und stolze Gemeinschaft. Wir bieten Beratungsdienstleistungen für hochkarätige Kunden weltweit in verschiedenen Servicebereichen wie z.B.:
- Technologie & Ingenieurwesen
- Energie & Erneuerbare Energien
- Biowissenschaften & Pharma
- Digital und IT
Über diese Stellenbeschreibung
Wir suchen einen hochqualifizierten Verification Engineer mit Expertise in Universal Verification Methodology (UVM) und vorzugsweise Kenntnissen im Bereich FPGA, der unser fortgeschrittenes Team in Eindhoven verstärkt. In dieser Position konzentrieren Sie sich auf die Verifizierung komplexer FPGA-Designs und stellen sicher, dass diese strengen Anforderungen an Leistung, Funktionalität und Zuverlässigkeit erfüllen. Gemeinsam mit einem multidisziplinären Team spielen Sie eine Schlüsselrolle bei der Sicherstellung der Qualität und Robustheit unserer FPGA-basierten Lösungen. Hauptaufgaben: • Entwickeln und implementieren von UVM-basierten Verifikationsumgebungen zur Validierung von FPGA-Designs. • Definieren von Verifikationsstrategien, -plänen und Test-Szenarien basierend auf Design-Spezifikationen. • Erstellen, simulieren und debuggen von Testbenches zur Verifizierung der Design-Funktionalität und -Leistung. • Durchführung von funktionalen Tests, Code Coverage und Assertion-basierter Verifikation zur Sicherstellung robuster Designs. • Identifizieren, debuggen und beheben von Design-Problemen durch Simulation und detaillierte Analyse. • Enge Zusammenarbeit mit FPGA-Designern, um Designintentionen zu verstehen und Verifikationsengpässe zu lösen. • Dokumentation von Verifikationsmethoden, Ergebnissen und Erkenntnissen zur Unterstützung zukünftiger Projekte. • Auf dem Laufenden bleiben über Fortschritte in UVM-Verifikationstechniken und Best Practices der Branche. • Planung und Durchführung der Verifikation von Grund auf.
Was wir von Ihnen erwarten
• Bachelor oder Master in Elektrotechnik/Computer Engineering. • 5+ Jahre Erfahrung in der Verifikation von FPGA/ASICs mit UVM. • Erfahrung mit SystemVerilog und gängigen FPGA-Tools (ModelSim, Questa, Vivado, Quartus) ist von Vorteil. • Gute Kenntnisse in Skriptsprachen (Python, Perl, TCL). • Ausgeprägte analytische und Problemlösungsfähigkeiten. • Gute Kommunikationsfähigkeiten in Englisch.
Was Sie von uns erwarten können
TMC ist ein internationales High-Tech-Beratungsunternehmen, das seinen Kunden Expertise bietet, um sie bei der Umsetzung ihrer technologischen Herausforderungen zu unterstützen. TMC agiert dabei als Expertenzentrum, das seinen Kunden zur Verfügung steht, und hilft ihnen, in einer zunehmend globalisierten und sich schneller verändernden technologischen Welt wettbewerbsfähiger zu sein. Bei TMC glauben wir daran, dass Menschen die treibende Kraft hinter technologischen Innovationen sind. Deshalb möchten wir die bestmöglichen Bedingungen schaffen, damit Tech-Talente sich entfalten können. Wir bieten Ihnen ein herausforderndes und anregendes Arbeitsumfeld, in dem Sie Regisseur Ihrer eigenen Karriere sein können. Als Employeneur sind Sie Teil unserer TMC-Familie. Neben unserer herausragenden technischen Expertise sind Spaß und Engagement bedeutende Bestandteile unserer Kultur. #LI-SF1
Schön, dass Sie sich für einen Job bei TMC interessieren! Bewerben Sie sich jetzt und wir hoffen, Sie bald in einem unserer Teams begrüßen zu können.
Bei Fragen an einer Zusammenarbeit können Sie uns jederzeit gerne kontaktieren.